Power Integrität auf Leiterplatten

Wie Sie die Leistungsintegrität in PCB-Designs sicherstellen

| Autor / Redakteur: John Carney * / David Franz

Bild 1: Niedrige Spannungen mit geringen Toleranzen geben Entwicklung keinen Spielraum mehr, unzulässige DC-Spannungsabfälle im Stromversorgungsnetz zu tolerieren.
Bild 1: Niedrige Spannungen mit geringen Toleranzen geben Entwicklung keinen Spielraum mehr, unzulässige DC-Spannungsabfälle im Stromversorgungsnetz zu tolerieren. (Bild: Cadence)

Bei niedrigen Versorgungsspannungen und hohen Strömen ist der Spannungsabfall nicht vernachlässigbar. Die PI-Analyse gibt schnell einen genauen Einblick in das Stromversorgungsnetz einer Platine.

Aufgrund der inzwischen sehr niedrigen Versorgungsspannungen in PCB-Systemen hat die Entwicklung keinen Spielraum mehr, unzulässige DC-Spannungsabfälle im Stromversorgungsnetz zu tolerieren. Um die nötige Leistungsintegrität (kurz PI oder Power Integrity) sicherzustellen, stößt der Entwickler aufgrund der hohen Komplexität sehr schnell an seine Grenzen.

Dennoch braucht er den sicheren Einblick in das Energieversorgungssystem der Platine (als PDN oder Power Delivery Network bezeichnet). Für jeden Vcc-Pin muss die Versorgung im Betrieb auch bei hohen Taktraten gewährleistet sein. Per Software Tool lässt sich der statische DC-Spannungsabfall (IR-Drop) und das dynamische Verhalten des Stromversorgungssystems analysieren. Anhand dieser Ergebnisse werden Abblockkondensatoren dimensioniert.

Für Leiterplatten-Entwickler gibt es die gleichen Möglichkeiten, sich bewährte und präzise IR-Drop-Analysefunktionen zu nutzen zu machen, wie sie den Analyse-Experten zur Verfügung stehen. Wenn es dem Design-Team gelingt, derartige IR-Drop-Analysefunktionen in den Leiterplatten-Design-Prozess zu integrieren, dann lassen sich neue Produkte schneller auf den Markt bringen.

Es ist sehr wichtig sicherzustellen, dass alle Baugruppen auf einer Leiterplatte ausreichend mit Strom versorgt werden, ohne dass zusätzliche Lagen oder eine größere Fläche auf der Leiterplatte nötig sind.

Das Design-Team muss sicher sein können, dass die Leiterplatte überall genügend Kupfer zwischen der Stromquelle und allen Lasten aufweist, um eine ausreichende Energieversorgung für alle Lastfälle gewährleisten zu können. Eine IR-Drop-Analyse hat sich jedoch bei heutigen Designs zu einer gewissen Herausforderung entwickelt.

Aufgrund der Forderung nach einem geringeren Leistungsverlust der Designs wurden die Versorgungsspannungen immer weiter gesenkt; inzwischen sind 1,5 V oder weniger üblich (Bild 1). Mit reduzierter Versorgungsspannung steigt allerdings, trotz insgesamt gesenkter Leistungsaufnahme, die Stromaufnahme.

Gleichzeitig bedeutet Miniaturisierung der Elektronik weniger Board-Lagen und höhere Bauteiledichte. Mit anderen Worten, er gibt immer weniger verfügbare Fläche für die Stromversorgungsnetze.

Die Baugruppen-Entwickler benötigen daher einen schnelleren und zuverlässigen Weg, um sichere Ergebnisse der IR-Drop-Analyse zu erhalten. Nur dann haben sie die Möglichkeit, die Energieverteilung über das Versorgungsnetz in ihren Entwurf schnell und optimal zu steuern.

Inhalt des Artikels:

copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Kontaktieren Sie uns über: support.vogel.de/ (ID: 43991065 / Cadence und FlowCad)