Leiterplattenentwicklung

Strategischer Ausblick auf das PCB Design

| Redakteur: Gerd Kucera

Bild1: Miniaturisierung von Schaltungen, um eine höhere Leistungsdichte zu erhalten.
Bild1: Miniaturisierung von Schaltungen, um eine höhere Leistungsdichte zu erhalten. (Bild: FlowCAD)

Die Aufgabe eine Leiterplatte zu entflechten bestand früher im „Malen“ nach Zahlen. Heute ist ein Design hochkomplex und die Anforderungen an einen PCB-Entwickler werden in Zukunft weiter ansteigen.

Prognosen sind eine schwierige Sache. Vor allem, wenn sie die Zukunft betreffen (Mark Twain, 1887). Dennoch gibt es gewisse Dinge, die sich in der Vergangenheit als Trend abzeichneten und wohl auch so in der Zukunft fortschreiten. Eine Art diese Entwicklung vorherzusagen hat Gordon Moore in seinem „Naturgesetz“ proklamiert. Er sagte voraus, dass sich die Anzahl der Transistoren in Schaltungen alle 18 Monate verdoppeln wird. Diese exponentielle Funktion wurde schon oft als veraltet und nicht mehr gültig bezeichnet, aber sie ist bis heute noch ungebrochen. Was bedeutet das? Die Komplexität von Elektronik verdoppelt sich alle ein bis zwei Jahre. Früher war es nur die Anzahl der Transistoren in einem Chip. In Zukunft sollte der Begriff auf die Baugruppe, auf die Design-Regeln und auf die externen Abhängigkeiten (also auf das ganze System) angewendet werden, um die steigende Komplexität zu beschreiben.

Eine Verfeinerung der Strukturen auf dem IC wird aus heutiger Sicht wohl bei 3 nm für den CMOS-Prozess an technologische Grenzen stoßen und damit in einigen Jahren wieder zur Vorhersage über das Ende des Moore‘schen Gesetzes führen. Aber die treibende Kraft in der Elektronik ist weiterhin die Miniaturisierung von Baugruppen, die einhergeht mit dem Druck zur Kosteneinsparung und Verbesserung der Leistungsdichte (Form Factor). Wenn es auf einem Chip nicht mehr weitergeht, dann werden eben andere Wege gesucht und gefunden. Wenn zweidimensionales Silizium nicht mehr reicht, geht es bei den Chip-Herstellern mit TSV (True Silicon Vias) und Stacked Dies in die dritte Dimension im IC-Package, um höhere Leistungsdichten zu erreichen.

Der Entwicklungsschritt in die dritte Dimension

Für die Leiterplattenentwicklung sieht man die gleichen Trends. Die normale Multilayer-Leiterplatte wurde durch präzisere Fertigungstechniken mit HDI-Technologie optimiert. Bei einer kleiner werdenden Board-Kontur bleibt als nächster Schritt hier auch nur der Schritt in die dritte Dimension. Daher werden Bauteile als Embedded Components in die Leiterplatte integriert und dann Bereiche dieser Platine mit flexiblen Boards verbunden und zu einer Starrflex-Leiterplatte gefaltet (Bild 1).

Das führt sowohl in den Tools zu mehr Funktionalität für 3D-Anwendungen, da im gefalteten Montagezustand keine Kollisionen oder andere Störungen auftreten dürfen. Es steigt die Anzahl und Komplexität der Fertigungsregeln, die als Design Rule Check (DRC) für die unterschiedlichen Technologien verwaltet und überprüft werden müssen. Mit steigender Miniaturisierung steigt also die Anzahl der Design-Regeln im PCB-Tool. Eine übersichtliche und standardisierte Regelzuordnung und ein Review von Regeln im Constraint Manager sind somit sehr wichtig.

Die Zusammenarbeit von Elektronik-Entwicklern mit anderen Disziplinen der Produktentwicklung steigt mit zunehmender Miniaturisierung. Die gefalteten Leiterplatten müssen mit kleiner werdenden Toleranzen im mechanischen Gehäuse platziert werden. Die bisher üblichen Schnittstellen (DXF und IDF) haben zu viele Limitierungen, sodass es in der Zukunft hier neue Integrationen zwischen PCB- und mechanischen CAD-Werkzeugen geben wird. Die neuen Formate IDX und IDF++ reichen noch nicht aus, insbesondere da die Leiterplatten vermehrt als Starrflex gefertigt werden, um sie später gefaltet und gebogen einzubauen. Die neuen Formate müssen den unkomplizierten Austausch mit kleinen Datenmengen erlauben und sowohl im PCB als auch im mCAD-Tool integriert sein.

Da sich PCB-Tools mit Ihrer Verarbeitung der Daten mit 2D-Abwicklungen als besonders effizient erwiesen haben, werden sich in Zukunft parallel zur 2D-Verarbeitung auch 3D-Lösungen etablieren, in denen das Design dreidimensional in der späteren gefalteten Ansicht dargestellt wird. Auch andere Disziplinen im Umfeld der Entwicklung müssen kontaktiert und in den Entwicklungsprozess der Elektronik einbezogen werden. Dazu gehören Simulationen von thermischen und elektromagnetischen Effekten. Hierzu ist nicht nur die Ein- und Abstrahlung von außen zu berechnen, sondern es kann auch Wärme- bzw. elektromagnetische Strahlung von Bauteilen auf benachbarte Schaltungsteile geben, wenn die Leiterplatte gefaltet ist und sich Schaltungsteile im Bauraum gegenüberliegen.

Inhalt des Artikels:

copyright

Dieser Beitrag ist urheberrechtlich geschützt. Sie wollen ihn für Ihre Zwecke verwenden? Infos finden Sie unter www.mycontentfactory.de (ID: 44533952 / Cadence und FlowCad)